Appl. No. 09/525,615 Doc. Ref.: **AJ17**

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-175730

(43)公開日 平成5年(1993)7月13日

(51) Int.Cl.5		識別記号	庁内整理番号	FΙ			技術表示箇所
H03D	1/00	Α	4239-5 J				
	1/06		4239-5 J				
	1/22	Z	4239-5 J				
H 0 4 B	1/16	Z	7240-5K				
•	1/18	J	9298-5K				
				•	審査請求未	詩求	請求項の数1(全 9 頁)
(21)出顯番号		特顧平3 -342772		(71)出願人	000237592		
					富士通テン	株式会	胜
(22)出顧日		平成3年(1991)12月25日			兵庫県神戸	市兵庫	区御所通1丁目2番28号
				(72)発明者	佐々木 三	利	
					兵庫県神戸 富士通デ		区御所通1丁目2番28号 会社内
				(72)発明者	佐々木 満	•	
				-	兵庫県神戸	市兵庫	区御所通1丁目2番28号
		•			富士通デ	ン株式	会社内
				(74)代理人	弁理士 育	休 朗	(外4名)
				Ì		•	
				1			·


(54) 【発明の名称】 時分割式ダイレクト受信機

、 / ・安約)

[目的] 本発明はダイレクト受信機に関し、直交変換後のI及びQ二つの信号を、相互間のレベル差、位相差を防ぐために時分割して増幅することによって生じる金みを減少することを目的とする。

【構成】 受信信号を90°位相の異なる二つの信号に直交変換して復調するダイレクト受信機に、二つの信号を交互に入れ換えた信号を合成するため前配二つの信号を一定周期で交互に切り替えるスイッチ1、2と、該スイッチによって形成された合成信号を増幅する増幅器6と、該増幅器で増幅された前配合成信号を前配二つの直交変換された信号の対として分離して抽出するために切り換えるスイッチ7、8と、時間的に前後する前配二つの分離信号の前後関係を交互に入れ換えるようにスイッチ7、8を切り換えさせる戻し信号形成部11とを備える。

本発明の実施例に係る時分割ダイレクト受信機を示す図



【特許請求の範囲】

【請求項1】 受信信号を90°位相の異なる二つの信 号に直交変換して復調するダイレクト受信機において、 前記二つの信号を交互に入れ換えた信号を合成するため 前記二つの信号を一定周期で交互に切り替えるスイッチ (1、2) と、

該スイッチ(1、2)によって形成された合成信号を増 幅する増幅器(6)と、

該増幅器(6)で増幅された前記合成信号を前記二つの 直交変換された信号の対として分離して抽出するために 10 切り換えるスイッチ (7、8) と、

時間的に前後する前記二つの分離信号の前後関係を交互 に入れ換えるように前配スイッチ(7、8)を切り換え させる戻し信号形成部 (11) とを備える時分割式ダイ レクト受信機。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はダイレクトコンパージョ ン受信方式を用いたダイレクト受信機に関し、特に本発 明では直交変換後のI及びQ二つの信号を、相互間のレ 20 換えるように前記第2のスイッチを切り換えさせる。 ベル差、位相差を防ぐために時分割して増幅することに よって生じる歪みを減少することを目的とする。

[0002]

【従来の技術】従来、このような分野の技術としては、 特開昭61-273005号に記載されたものがあっ た。ここに記載されている検波方式は一般的なスーパへ テロダイン方式に代わるものとして直交復調回路による ダイレクトコンパージョン受信方式である。ダイレクト コンパージョン受信方式によれば回路構成を簡単にする ようれるという利点がある。

【0003】特に近年においては、複雑なフィルタ処理 を高速で行えるディジタルシグナルプロセッサ(以下D SPと称す。) の性能向上を価格低下により、復調処理 にこのDSPを使用することで回路の一層の簡単化と信 類性の向上が図られている。

[0004]

【発明が解決しようとする課題】ところで従来のダイレ クトコンパージョン受信方式を用いた受信機では、直交 変換後に位相が90°異なる二つの信号 I 及びQ信号を 40 別々に増幅すると、これら信号間にレベル差、位相差が 生じて歪みの原因となるので、上配二つの信号を一つの 増幅器を用いて時分割的に増幅することにより、信号間 の位相差及びレベル差が生じるのを防止していた。しか しながら、上記のように二つの信号を時分割的に増幅す るようにしても、両者間には時分割による増幅時の時間 的ずれがある。この時間的ずれによる位相差及びレベル 差は歪みの原因となるが通常の補正では除去できず、例 えば時分割に用いられる時間間隔を小さくすれば歪みは

は処理量が増大して負担が大きくなるという別の問題が 生じてしまう。

【0005】したがって本発明は上記課題に鑑み他の信 号処理回路への影響を及ばさずに増幅時の時間的ずれに よる歪みを削減できる時分割式ダイレクト受信機を提供 することを目的とする。

[0006]

【課題を解決するための手段】本発明は前記問題点を解 決するために、受信信号を90°位相の異なる二つの信 号に直交変換して復調するダイレクト受信機に、第1の スイッチ、増幅器、第2のスイッチ及び戻し信号形成部 とを設ける。前配第1のスイッチは前配二つの信号を交 互に入れ換えた信号を合成するため前配二つの信号を一 定周期で交互に切り替える。前記増幅器は前記第1の酸 スイッチによって形成された合成信号を増幅する。前記 第2のスイッチは前記増幅器で増幅された前配合成信号 を前配二つの直交変換された信号の対として分離して抽 出するために切り換える。前記戻し信号形成部は時間的 に前後する前記二つの分離信号の前後関係を交互に入れ

[0007]

【作用】本発明の時分割式ダイレクト受信機によれば、 前配第1のスイッチによって受信を直交変換された90 * 位相の異なる二つの信号を交互に切り換えて加算され 合成される。前記増幅器によって前記合成信号が増幅さ れることにより前記合成信号を構成する直交変換された 二つの信号の増幅率、位相に相違が生じるのが防止でき る。前記第2のスイッチによって前記増幅器で増幅され た前配合成信号を前配二つの直交変換された信号の対と ことができるとともに、調整箇所が少なく高い信頼性が 30 して分離して抽出されそれぞれコンデンサに蓄積されて A/D変換器に読み込まれる。前記戻し信号形成部によ って時間的に前後する前記二つの分離信号の前後関係を 交互に入れ換えるように前記第2のスイッチが切り換え られることにより、前後関係を交互に入れ換えた前配一. つの分離信号がディジタル信号処理部で復調されるよう になるので従来の前後関係が固定した信号よりも歪みが 小さくなる。

[0008]

【実施例】以下本発明の実施例について図面を参照して 説明する。図1は本発明の実施例に係る時分割ダイレク ト受信機の構成であって直交変換後の二つの信号を時分 割して増幅するものについて示す図である。本図に示す ように、該時分割式ダイレクト受信機は、受信信号を直 交変換した二つの信号I及びQに対して交互にON及び OFFを繰り返すスイッチ1及び2と、該スイッチ2に ON及びOFFをさせるための信号を出力する反転器3 と、該反転器3の入力に接続されかつ該スイッチ1に〇 N及びOFFをさせるためのクロック信号を出力するク ロック部4と、該スイッチ1及び2の出力を加算する加 原理的に小さくできるが、そのために他の信号処理回路 50 算器 5 と、該加算器 6 によって交互に配列された二つの 3

信号I及びQを増幅するAGC (Automatic Gain Contr ol) 用の増幅器6と、それぞれの一方が該増幅器6の出 力に並列接続されるスイッチ7及び8と、それぞれの一 方がスイッチ7及び8の他方に接続され、それぞれの他 方が接地され該スイッチ7及び8の出力信号の電圧レベ ルを保持するコンデンサ9及び10と、該増幅器6によ って増幅された信号を再び二つの直交信号 I 0 及び Q 0 に分離して元に戻すために該クロック部4からのクロッ ク信号を入力して該スイッチ7及び8を交互にON及び 〇FFする戻し信号を供給する戻し信号形成部11と、 該コンデンサ9及び10に蓄積されたアナログ電圧レベ ルを入力してディジタル信号に変換するA/D変換器1 2 (Analogto Digital Converter)と、後段のディジタ ル信号を処理するためのサンプリング信号として前記戻 し信号形成部11の信号を入力して該コンデンサ9及び 10に蓄積されたアナログ信号を該A/D変換器12に 読み込ませるタイミング信号を形成する読込パルス形成 部13と、該A/D変換器12によって変換されたディ ジタルの直交信号をそれぞれ二乗して、二乗されたデー 夕をそれぞれ加算して、この加算されたデータのルート をとる演算をすることにより復調信号を形成するディジ タル信号処理部14とを含む。

【0009】図2は本発明の実施例の動作を説明するた めのタイミングチャートである。本図(a)は前記クロ ック部4のクロック信号の波形を示し、本図(b)及び (c) は前記スイッチ1及び2にそれぞれ入力する直交 信号I及びQの波形を示し、本図(d)は前記加算器5 の出力信号の波形を示し、本図(e)及び(f)は前配 〒1 信号形成部11の出力信号の波形であって前配スイ チ7及び8をそれぞれ動作するものを示し、本図 30 す。 、6/ 及び(h) は前記コンデンサ9及び10にそれぞ れ蓄積される信号波形を示し、本図(i)は前記読込パ ルス形成部13の出力信号の波形を示す。

【0010】凶3は凶1の戻し信号形成部を示す凶であ る。本図に示す該戻し信号形成部11は、前記クロック 部4のクロック信号を入力してクロック信号の周波数を 1/2にする分周器101と、該分周器101に直列接 続してさらに周波数を1/2にする分周器102と、前 記クロック部4のクロック信号を反転する反転器103 と、前記分周器101の出力信号を反転する反転器10 4と、該分周器101の出力信号と前配クロック部4の クロック信号との論理積をとるAND回路105と、前 記反転器103と反転器104との出力信号の論理積を とるAND回路106と、前記分周器102の出力信号 を反転する反転器108と、前配AND回路106と該 反転器108との出力信号の論理積をとるAND回路1 09と、前記反転器108と前記AND回路105との 出力信号の論理積をとるAND回路110と、前記分周 器102と前記AND回路105との出力信号の論理積 をとるAND回路111と、前記分周器102と前記A 50 すクロック信号を用いて前記戻し信号形成部11によっ

ND回路106との出力信号の論理積をとるAND回路 112と、前記AND回路109と前記AND回路11 0との出力信号の論理和をとりこの論理和信号によって 前記スイッチ7のON及びOFF動作を制御するOR回 路113と、前記AND回路111とAND回路112 との出力信号を論理和とりこの論理和信号によって前記 スイッチ7のON及びOFF動作を制御するOR回路1 14とを含む。さらに読込パルス形成部13は前記反転 器104の出力信号と前記クロック部4のクロック信号 との論理積をとるAND回路107を含む。

【0011】図4は図3の戻し信号形成部の動作を説明 するためのタイミングチャートである。本図(a)の前 記クロック部4のクロック信号に対して、本図(b)は クロック信号の立ち上がりで反転する前記分周器101 の出力信号の波形を示し、本図(c)は該分周器101 の出力信号の立ち上がりで反転する前記分周器102の 出力信号の波形を示し、本図(d)は前記AND回路1 05の出力信号の波形を示し、本図(e)は前記AND 回路106の出力信号の波形を示し、本図 (f) は前記 AND回路109の出力信号の波形を示し、本図(g) は前配AND回路110の出力信号の波形を示し、本図 (h) は前記AND回路111の出力信号の波形を示 し、本図(i)は前記AND回路112の出力信号の波 形を示し、本図(j) は前記〇R回路113の出力信号 の波形であって前記スイッチ8の動作を制御するものを 示し、本図(k)は前記OR回路114の出力信号の波 形であって前記スイッチ7の動作を制御するものを示 し、本図(1)は前記AND回路107の出力信号の波 形であって前記A/D変換器12を動作させるものを示

【0012】ここで図2 (e)、(f) 及び(i)に示 す信号は図4 (k)、(j)及び(1)に示すものにそ れぞれ対応する。次に本実施例の一連の動作を説明す る。 凶2 (a) に示すクロック信号とこれを反転した信 号により前記スイッチ1及び2が交互に切り換えられ る。 すなわち図 (a) に示すクロック信号 "H (bigh) "で前記スイッチ1はONとなり前記スイッチ2はO FFとなる。クロック信号 "L (low)" で前配スイッチ 1はOFFとなり前記スイッチ2はONとなる。この動 作が繰り返し行われ、図2 (d) に示すように、前記加 算器5の出力信号の波形には直交信号I及びQの信号が クロック信号の周期で交互に現れることになる。したが って前記加算器5の出力信号である直交信号 I 及びQの 信号が前記増幅器6で同一条件で増幅されるので相互の 位相差やレベル差が生じるのを防止している。 以上は位 相差等を生じさせないように増幅する方法を説明した が、これを後段のディジタル信号処理部14で復調処理 するために元の独立した二つの直交変換信号I及びQに 分離して戻す処理について説明する。図2の(a)に示 5

て図2(e)及び(f)に示すようなパルスで前記スイ ッチ7及び8を制御する。このため前記スイッチ7及び 8はそれぞれ互い違いに前記戻し信号形成部11の "H" によってONなり、"L" によってOFFになる が、この場合に図2 (g) 及び(h) に示すように、前 記コンデンサ9及び10はそれぞれ "H" から "L" に なったときの信号レベルをOFF時に保持する。前記コ ンデンサ9及び10への保持を完了した信号レベルが図 2 (i) に示すような読込パルスで前配A/D変換器1 並びに(i)に示すように、前記A/D変換器12に読 み込まれる直交変換信号の順番は直交変換信号をI及び Q $\ge 1 - 1 \rightarrow Q \rightarrow Q \rightarrow 1 \rightarrow 1 \rightarrow Q \rightarrow Q \rightarrow \cdots \ge 2$ 2 の関係は前記ディジタル信号処理部14から見ると、… $\{I(t), Q(t+\Delta t)\}, \{I(t+5\Delta t),$ $Q(t+5\Delta t-\Delta t)$, { $I(t+7\Delta t)$, Q $(t+7\Delta t+\Delta t)$ 、…のような信号の組み合わせ で処理することになる。すなわち図2(b)及び(c) の点線で示すように、ある時点でのクロック信号の立ち 下がり時の直交変換信号 I が読み込まれ次にクロック信 20 号の立ち上がり時の直交変換信号Qが読み込まれ、次の 時点でのクロック信号のクロック信号の立ち下がり時の 直交変換信号Qが読み込まれ次にクロック信号の立ち上 がり時の直交変換信号」が読み込まれ、さらに次の時点 でのクロック信号のクロック信号の立ち下がり時の直交 変換信号Ⅰが読み込まれ次にクロック信号の立ち上がり 時の直交変換信号Qが読み込まれ、以下同様な動作が繰 り返される。この動作で説明するように直交変換信号I 飞びQの信号が読み込まれる時点での時期には前後のず れがあるが、一方の信号が他方の信号に常に先立つて読 30 み込まれることがなくなり、これらの信号の読み込みは 前後を交互に繰り返すことになる。かくして一方の信号 が他方の信号に常に先立つて読み込まれることよりも、 前後を交互に繰り返すことの方がより歪みが小さくな

[0013] 本発明の効果をさらに明確にするために上 述した戻し信号形成部と本発明の前提となるものとの相 遠を明確にする。 図5は本発明の前提となる戻し信号形 成部による動作を説明するタイミングチャートである。 上記相違を明確にするために図5を用いて前提となる戻 40 し信号形成部を説明する。図1におけるスイッチ7及び 8を動作させる図5(h)、(i)及び(g)に示す信 号として図3の前記AND回路106、前記AND回路 105及び前記AND回路107の出力信号が用いら

れ、これらの信号は図4 (e)、(d)及び(1)に対 応する。したがって、図5の(b)及び(c)の点線に 示すように、ある時点でのクロック信号の立ち下がり時 の直交変換信号【が読み込まれ次にクロック信号の立ち 上がり時の直交変換信号Qが読み込まれる点で前記と同 様であり、次の時点でのクロック信号のクロック信号の 立ち下がり時の直交変換信号Iが読み込まれ次にクロッ ク信号の立ち上がり時の直交変換信号Qが読み込まれる 点で前記と相違し、さらに次の時点でのクロック信号の 2に読み込まれる。この場合、図2(e)及び(f)に 10 クロック信号の立ち下がり時の直交変換信号 I が読み込 まれ次にクロック信号の立ち上がり時の直交変換信号Q が読み込まれる点で前記と同様であり、以下同様な動作 が繰り返される。このため本発明の前提となる戻し信号 形成部では一方の直交変換信号が他方に常に先立ってい る。本発明による関し信号形成部11よれば、先に説明 したように、直交変換信号の双方の読み込みについて前 後を交互に繰り返すようにしたので歪みがより小さくな

[0014]

【発明の効果】以上説明したように本発明によれば、直 交変換された90°位相の異なる二つの信号を交互に切 り換えて加算され合成されかつ増幅された後に時間的に 前後する二つの信号に分離しその前後関係を交互に入れ 換えるようにしたので、復調時に従来の前後関係が固定 した信号よりも歪みが小さくなる。

【図面の簡単な説明】

【図1】本発明の実施例に係る時分割ダイレクト受信機 の構成であって直交変換後の二つの信号を時分割して増 幅するものについて示す図である。

【図2】本発明の実施例の動作を説明するためのタイミ ングチャートである。

【図3】図1の戻し信号形成部を示す図である。

【図4】図3の戻し信号形成部の動作を説明するための タイミングチャートである。


【図5】本発明の前提となる戻し信号形成部による動作 を説明するタイミングチャートである。

【符号の説明】

- 1、2、7、8…スイッチ
- 3…反転器
- 4…クロック部
 - 6…增幅器
 - 12…A/D変換器
 - 13…競込パルス形成部
 - 14…ディジタル信号処理部


[図1]

本発明の実施例に係る時分割ダイレクト受信機を示す図




【図2】

本発明の実施例の動作を説明するためのタイミングチャート



[図3]

図1の戻し信号形成部及び読込パルス



[図4]

図3の戻し信号形成部の動作を説明するためのタイミングチャート

- (*)
- (6)
- (6)
- (0)
- (e) _______
- (1)
- (e)____(e)
- (h)_________
- (i) _____
- ·•)__________
- (I) _______

【図5】

本発明の前提となる戻し信号形成部による動作を 説明するタイミングチャート

